Da sich die Siliziumkarbid-Herstellung hin zu größeren Waferdurchmessern bewegt, wird die Kantenqualität immer wichtiger. Für 200 mmSiC-WaferEs reicht nicht aus, nur Durchmesser, Dicke, TTV, Biegung, Krümmung und Oberflächenrauheit zu bewerten. Der Zustand des Waferumfangs kann sich direkt auf die Handhabungsstabilität, die Epitaxieverarbeitung, die Reinigung, die Lithographie, die Waferausdünnung und die Ausbeute nachgeschalteter Geräte auswirken.
Ein Wafer kann eine hervorragend polierte zentrale Oberfläche aufweisen, weist aber dennoch Kantensplitter, Mikrorisse oder Schäden unterhalb der Oberfläche rund um die Abschrägung auf. Diese Defekte können bei der späteren Verarbeitung zu Partikelquellen oder Ausgangspunkten für mechanische Fehler werden.
Aus diesem Grund sollten Käufer von 200-mm-SiC-Substraten die Abschrägungsgeometrie, den Kantenausschluss, Kantenabsplitterungsgrenzen und Anforderungen an die Kanteninspektion in die Waferspezifikation aufnehmen, anstatt die Kante als sekundäres Merkmal zu behandeln.
![]()
Mit zunehmendem Waferdurchmesser erhöht sich die Anzahl der pro Wafer prozessierbaren Bauelemente, es steigen aber auch die mechanischen und prozesstechnischen Anforderungen an das Substrat.
Ein 200-mm-SiC-Wafer muss mehrere automatisierte Systeme durchlaufen, darunter:
Während dieser Vorgänge erfährt die Waferkante wiederholten mechanischen Kontakt und thermische Wechselwirkungen.
Daher können bereits relativ kleine Kantenfehler von Bedeutung sein.
Zu den typischen kantenbezogenen Risiken gehören:
Die Arbeit von SEMI an den Spezifikationen für polierte monokristalline SiC-Wafer umfasste insbesondere physikalische Eigenschaften wie Kantenform, Ebenheit, Ausrichtung und Defekte, da die Industrie auf 200-mm-Substrate umgestiegen ist.
Der äußere Umfang eines Halbleiterwafers ist normalerweise geformt und nicht als scharfe 90-Grad-Ecke belassen.
Dieser geformte Bereich wird üblicherweise als Abschrägung, Kantenprofil oder Kantenkontur bezeichnet.
Der Zweck der Kantenformung besteht darin, die Konzentration mechanischer Spannungen zu reduzieren und den Wafer widerstandsfähiger gegen Absplitterungen bei der Handhabung und Verarbeitung zu machen.
Die SEMI-Methode zum Testen der Waferkantenkontur weist darauf hin, dass die Konturierung der Kante dazu beiträgt, Absplitterungen zu reduzieren und auch Probleme wie epitaktische Kantenkronen und Photoresist-Kantenwülste reduzieren kann.
Bei SiC-Wafern ist die Fasengeometrie besonders wichtig, da SiC extrem hart, aber bei mechanischer Bearbeitung vergleichsweise spröde ist.
In einer Wafer-Kaufspezifikation muss möglicherweise Folgendes definiert werden:
Es gibt keine einzelne Fasengeometrie, die für jeden Prozess ideal ist.
Das geeignete Profil hängt von folgenden Faktoren ab:
Aus diesem Grund sollten anspruchsvolle Käufer vermeiden, nur „Standardfase“ anzugeben.
Wenn die Kantengeometrie von entscheidender Bedeutung ist, sollte eine vereinbarte Kantenprofilzeichnung oder Prüfmethode in die Kaufspezifikation aufgenommen werden.
Edge Exclusion (EE) definiert den Randbereich des Wafers, der von bestimmten Oberflächen- oder Geometrieanforderungen ausgeschlossen ist.
In der SEMI-Terminologie ist Kantenausschluss im Wesentlichen der Abstand zwischen der Grenze des Bereichs mit fester Qualität und dem nominalen Waferumfang.
Diese Unterscheidung ist wichtig, da sich die Wafereigenschaften häufig in Randnähe ändern.
Beispiele hierfür sind:
Folglich sollte ein Käufer nicht einfach Folgendes angeben:
TTV ≤ X µm
Eine umfassendere Spezifikation sollte klarstellen, wo der TTV gemessen wird und welcher Kantenausschluss angewendet wird.
Das gleiche Prinzip gilt für:
Die randnahe Geometrie ist so wichtig geworden, dass SEMI M67 spezielle Metriken wie ESFQR, ESFQD und ESBIR zur Bewertung der Wafergeometrie nahe dem Umfang definiert.
Kantenabsplitterungen gehören zu den sichtbarsten Defekten an Waferkanten.
Es kann auftreten während:
Ein Chip scheint zunächst nur ein kosmetischer Defekt zu sein, seine Bedeutung hängt jedoch von seiner Tiefe, Breite, Position und davon ab, ob sich ein Riss vom abgebrochenen Bereich aus erstreckt.
Bei Produktionswafern sollten Käufer daher Vorgaben vermeiden wie:
Keine ernsthaften Kantenabsplitterungen.
Diese Formulierung ist schwer objektiv zu überprüfen.
Eine bessere Ausschreibung sollte messbare Akzeptanzkriterien definieren, wie zum Beispiel:
Eine beschädigte Kante kann zu einem Spannungskonzentrationspunkt werden.
Bei anschließender thermischer oder mechanischer Belastung kann sich ein vorhandener Riss weiter in den Wafer hinein ausbreiten.
Besonders wichtig wird das Risiko bei:
Der sicherste Ansatz besteht daher darin, sowohl den sichtbaren Chip als auch die Möglichkeit damit verbundener Mikrorisse zu bewerten.
Eines der schwierigeren Qualitätsprobleme ist der Schaden unter der Oberfläche (SSD).
Eine Waferkante kann bei normaler Sichtprüfung glatt erscheinen, während beschädigtes Material unter der Oberfläche verbleibt.
Untersuchungen zur SiC-Bearbeitung haben gezeigt, dass das Schleifen zu Schadensbildern wie Spangruben und seitlichen oder mittleren Rissen unter der Oberfläche führen kann. Untersuchungen zu 4H-SiC haben auch gezeigt, dass Schleifen und Polieren nanoskalige Schäden unter der Oberfläche hinterlassen können, die durch gewöhnliche Messungen der Oberflächenrauheit nicht vollständig erfasst werden.
Mögliche Formen von SSD sind:
Zu den wichtigen Variablen gehören:
Durch gröbere oder aggressivere mechanische Bearbeitung entsteht in der Regel eine tiefere Schadensschicht, die anschließend entfernt oder reduziert werden muss.
Aus diesem Grund kann ein spiegelndes Erscheinungsbild allein nicht beweisen, dass die Waferkante über eine hervorragende mechanische Integrität verfügt.
Die Kantenqualität ist besonders wichtig, wenn ein SiC-Substrat für das homoepitaktische Wachstum verwendet wird.
Eine schlechte Kantengeometrie kann zu Prozesskomplikationen in der Nähe des Waferumfangs führen, darunter:
Der Gerätehersteller kann absichtlich einen Teil des Waferumfangs von der nutzbaren Gerätefläche ausschließen, übermäßige Kantenschäden können sich jedoch über die geplante Ausschlusszone hinaus erstrecken.
Für ein epitaxiefähiges SiC-Substrat sollte die Ausschreibung daher die Beziehung zwischen Folgendem berücksichtigen:
physikalische Abschrägung → Kantenausschluss → nutzbare Fläche → epitaktischer Ausschluss → Geräteausbeute
anstatt diese Punkte unabhängig voneinander zu behandeln.
Bei hochwertigen 200-mm-SiC-Substraten sollte die Eingangskontrolle nach einem strukturierten Ablauf erfolgen.
Überprüfen Sie vor dem Öffnen des Waffelbehälters Folgendes:
Dies hilft, Transportschäden von Herstellungsfehlern zu unterscheiden.
Bestätigen:
Besonders wichtig wird die Rückverfolgbarkeit, wenn innerhalb derselben Fertigungscharge wiederholt Kantenschäden festgestellt werden.
Überprüfen Sie den gesamten Umfang auf:
Die Prüfbedingungen sollten standardisiert werden.
Die optische Vergrößerung kann dort eingesetzt werden, wo kleinere Fehler erkannt werden müssen.
Besonderes Augenmerk sollte auf Folgendes gelegt werden:
Der Kerbbereich verdient besondere Aufmerksamkeit, da sich die lokale Geometrie vom kreisförmigen Waferumfang unterscheidet.
Bei Bedarf messen:
SEMI M73 bietet eine Methode zum Extrahieren von Eigenschaften aus gemessenen Wafer-Kantenprofilen und spiegelt die zunehmende Bedeutung der quantitativen Kontrolle der Kantenform in der fortgeschrittenen Wafer-Verarbeitung wider.
Der Inspektionsbericht sollte auch die vereinbarten Wafer-Geometrie-Parameter enthalten, wie zum Beispiel:
Es sollte nicht automatisch davon ausgegangen werden, dass sich die Geometrie in der Nähe der Kante identisch mit dem zentralen Waferbereich verhält.
Überprüfen Sie abschließend die Beziehung zwischen der Abschrägung und der polierten Waferoberfläche.
Prüfen Sie auf:
Eine praktische Ausschreibung kann folgende Elemente enthalten:
| Parameter | Anzugebende Beispielinformationen |
|---|---|
| Material | 4H-SiC |
| Durchmesser | 200 mm |
| Leitfähigkeit | N-Typ / halbisolierend |
| Orientierung | Kundenanforderung |
| Außerhalb der Achse | Geben Sie Winkel und Richtung an |
| Dicke | Nennwert + Toleranz |
| Oberfläche | Si-Oberfläche poliert / DSP / Sonstiges |
| TTV | Maximal zulässig |
| Bogen | Maximal zulässig |
| Kette | Maximal zulässig |
| Kantenprofil | Lieferantenstandard oder vereinbarte Zeichnung |
| Kantenausschluss | Geben Sie den Messausschluss an |
| Absplittern | Maximale Größe und Menge |
| Risse | Definieren Sie erlaubt / nicht erlaubt |
| Faseninspektion | Visuell / optisch / dimensional |
| Oberflächenpartikel | Inspektionsschwelle definieren |
| Oberflächenrauheit | Messseite und Standort |
| Verpackung | Einzelwafer-/Kassetten-/Reinraumverpackung |
| Inspektionsbericht | Erforderlich |
| Rückverfolgbarkeit | Chargen- und Wafer-ID erforderlich |
Die genauen Akzeptanzwerte sollten zwischen Lieferant und Kunde vereinbart werden, da Geräteprozesse und Messsysteme unterschiedlich sind.
Vor dem Kauf von 200-mm-Substraten können sich Käufer fragen:
Diese Fragen sind oft nützlicher, als einfach nur einen generischen „Prime-Grade“-Wafer anzufordern.
Während die SiC-Herstellung in Richtung einer 200-mm-Produktion voranschreitet, wird die Qualität der Waferkanten zu einem wichtigen Bestandteil der Substratqualifizierung.
Die zentrale polierte Oberfläche mag die meiste Aufmerksamkeit erhalten, aber Fasengeometrie, Kantenausschluss, Abplatzungen und verborgene Schäden unter der Oberfläche können die Handhabungszuverlässigkeit, die epitaktische Verarbeitung, die Kontaminationskontrolle und die nutzbare Waferfläche beeinflussen.
Für Beschaffungsteams geht es darum, vage Anforderungen wie „gute Kantenqualität“ durch messbare Spezifikationen zu ersetzen.
Eine vollständige 200-mm-SiC-Wafer-Ausschreibung sollte daher Folgendes definieren:
Fasengeometrie + Kantenausschluss + Chipping-Kriterien + Rissakzeptanz + Inspektionsmethode + Wafergeometrie + Berichtsanforderungen.
Klare Kantenspezifikationen erleichtern es sowohl dem Waferlieferanten als auch dem Gerätehersteller, konsistente Eingangskontrollkriterien festzulegen und Streitigkeiten während der Produktionsqualifizierung zu reduzieren.
Unter Kantenausschluss versteht man den Randbereich zwischen der Waferkante und der Grenze des Bereichs, der für bestimmte Messungen oder Qualitätsbewertungen verwendet wird. Es sollte klar definiert werden, wenn Ebenheit, Defekte, Partikel oder epitaktische Gleichmäßigkeit angegeben werden.
Eine richtig kontrollierte Abschrägung reduziert die Spannungskonzentration an scharfen Kanten und hilft, Absplitterungen während der Handhabung zu begrenzen. Es kann sich auch auf das Verarbeitungsverhalten in der Nähe der Kante während der Epitaxie, Beschichtung, Reinigung und Lithographie auswirken.
Ja. Unter einer optisch glatten Oberfläche können Mikrorisse und Untergrundschäden verbleiben. Für anspruchsvolle Anwendungen können eine erweiterte Inspektion und geeignete Prozess- oder Messkontrollen erforderlich sein.
Da sich die Siliziumkarbid-Herstellung hin zu größeren Waferdurchmessern bewegt, wird die Kantenqualität immer wichtiger. Für 200 mmSiC-WaferEs reicht nicht aus, nur Durchmesser, Dicke, TTV, Biegung, Krümmung und Oberflächenrauheit zu bewerten. Der Zustand des Waferumfangs kann sich direkt auf die Handhabungsstabilität, die Epitaxieverarbeitung, die Reinigung, die Lithographie, die Waferausdünnung und die Ausbeute nachgeschalteter Geräte auswirken.
Ein Wafer kann eine hervorragend polierte zentrale Oberfläche aufweisen, weist aber dennoch Kantensplitter, Mikrorisse oder Schäden unterhalb der Oberfläche rund um die Abschrägung auf. Diese Defekte können bei der späteren Verarbeitung zu Partikelquellen oder Ausgangspunkten für mechanische Fehler werden.
Aus diesem Grund sollten Käufer von 200-mm-SiC-Substraten die Abschrägungsgeometrie, den Kantenausschluss, Kantenabsplitterungsgrenzen und Anforderungen an die Kanteninspektion in die Waferspezifikation aufnehmen, anstatt die Kante als sekundäres Merkmal zu behandeln.
![]()
Mit zunehmendem Waferdurchmesser erhöht sich die Anzahl der pro Wafer prozessierbaren Bauelemente, es steigen aber auch die mechanischen und prozesstechnischen Anforderungen an das Substrat.
Ein 200-mm-SiC-Wafer muss mehrere automatisierte Systeme durchlaufen, darunter:
Während dieser Vorgänge erfährt die Waferkante wiederholten mechanischen Kontakt und thermische Wechselwirkungen.
Daher können bereits relativ kleine Kantenfehler von Bedeutung sein.
Zu den typischen kantenbezogenen Risiken gehören:
Die Arbeit von SEMI an den Spezifikationen für polierte monokristalline SiC-Wafer umfasste insbesondere physikalische Eigenschaften wie Kantenform, Ebenheit, Ausrichtung und Defekte, da die Industrie auf 200-mm-Substrate umgestiegen ist.
Der äußere Umfang eines Halbleiterwafers ist normalerweise geformt und nicht als scharfe 90-Grad-Ecke belassen.
Dieser geformte Bereich wird üblicherweise als Abschrägung, Kantenprofil oder Kantenkontur bezeichnet.
Der Zweck der Kantenformung besteht darin, die Konzentration mechanischer Spannungen zu reduzieren und den Wafer widerstandsfähiger gegen Absplitterungen bei der Handhabung und Verarbeitung zu machen.
Die SEMI-Methode zum Testen der Waferkantenkontur weist darauf hin, dass die Konturierung der Kante dazu beiträgt, Absplitterungen zu reduzieren und auch Probleme wie epitaktische Kantenkronen und Photoresist-Kantenwülste reduzieren kann.
Bei SiC-Wafern ist die Fasengeometrie besonders wichtig, da SiC extrem hart, aber bei mechanischer Bearbeitung vergleichsweise spröde ist.
In einer Wafer-Kaufspezifikation muss möglicherweise Folgendes definiert werden:
Es gibt keine einzelne Fasengeometrie, die für jeden Prozess ideal ist.
Das geeignete Profil hängt von folgenden Faktoren ab:
Aus diesem Grund sollten anspruchsvolle Käufer vermeiden, nur „Standardfase“ anzugeben.
Wenn die Kantengeometrie von entscheidender Bedeutung ist, sollte eine vereinbarte Kantenprofilzeichnung oder Prüfmethode in die Kaufspezifikation aufgenommen werden.
Edge Exclusion (EE) definiert den Randbereich des Wafers, der von bestimmten Oberflächen- oder Geometrieanforderungen ausgeschlossen ist.
In der SEMI-Terminologie ist Kantenausschluss im Wesentlichen der Abstand zwischen der Grenze des Bereichs mit fester Qualität und dem nominalen Waferumfang.
Diese Unterscheidung ist wichtig, da sich die Wafereigenschaften häufig in Randnähe ändern.
Beispiele hierfür sind:
Folglich sollte ein Käufer nicht einfach Folgendes angeben:
TTV ≤ X µm
Eine umfassendere Spezifikation sollte klarstellen, wo der TTV gemessen wird und welcher Kantenausschluss angewendet wird.
Das gleiche Prinzip gilt für:
Die randnahe Geometrie ist so wichtig geworden, dass SEMI M67 spezielle Metriken wie ESFQR, ESFQD und ESBIR zur Bewertung der Wafergeometrie nahe dem Umfang definiert.
Kantenabsplitterungen gehören zu den sichtbarsten Defekten an Waferkanten.
Es kann auftreten während:
Ein Chip scheint zunächst nur ein kosmetischer Defekt zu sein, seine Bedeutung hängt jedoch von seiner Tiefe, Breite, Position und davon ab, ob sich ein Riss vom abgebrochenen Bereich aus erstreckt.
Bei Produktionswafern sollten Käufer daher Vorgaben vermeiden wie:
Keine ernsthaften Kantenabsplitterungen.
Diese Formulierung ist schwer objektiv zu überprüfen.
Eine bessere Ausschreibung sollte messbare Akzeptanzkriterien definieren, wie zum Beispiel:
Eine beschädigte Kante kann zu einem Spannungskonzentrationspunkt werden.
Bei anschließender thermischer oder mechanischer Belastung kann sich ein vorhandener Riss weiter in den Wafer hinein ausbreiten.
Besonders wichtig wird das Risiko bei:
Der sicherste Ansatz besteht daher darin, sowohl den sichtbaren Chip als auch die Möglichkeit damit verbundener Mikrorisse zu bewerten.
Eines der schwierigeren Qualitätsprobleme ist der Schaden unter der Oberfläche (SSD).
Eine Waferkante kann bei normaler Sichtprüfung glatt erscheinen, während beschädigtes Material unter der Oberfläche verbleibt.
Untersuchungen zur SiC-Bearbeitung haben gezeigt, dass das Schleifen zu Schadensbildern wie Spangruben und seitlichen oder mittleren Rissen unter der Oberfläche führen kann. Untersuchungen zu 4H-SiC haben auch gezeigt, dass Schleifen und Polieren nanoskalige Schäden unter der Oberfläche hinterlassen können, die durch gewöhnliche Messungen der Oberflächenrauheit nicht vollständig erfasst werden.
Mögliche Formen von SSD sind:
Zu den wichtigen Variablen gehören:
Durch gröbere oder aggressivere mechanische Bearbeitung entsteht in der Regel eine tiefere Schadensschicht, die anschließend entfernt oder reduziert werden muss.
Aus diesem Grund kann ein spiegelndes Erscheinungsbild allein nicht beweisen, dass die Waferkante über eine hervorragende mechanische Integrität verfügt.
Die Kantenqualität ist besonders wichtig, wenn ein SiC-Substrat für das homoepitaktische Wachstum verwendet wird.
Eine schlechte Kantengeometrie kann zu Prozesskomplikationen in der Nähe des Waferumfangs führen, darunter:
Der Gerätehersteller kann absichtlich einen Teil des Waferumfangs von der nutzbaren Gerätefläche ausschließen, übermäßige Kantenschäden können sich jedoch über die geplante Ausschlusszone hinaus erstrecken.
Für ein epitaxiefähiges SiC-Substrat sollte die Ausschreibung daher die Beziehung zwischen Folgendem berücksichtigen:
physikalische Abschrägung → Kantenausschluss → nutzbare Fläche → epitaktischer Ausschluss → Geräteausbeute
anstatt diese Punkte unabhängig voneinander zu behandeln.
Bei hochwertigen 200-mm-SiC-Substraten sollte die Eingangskontrolle nach einem strukturierten Ablauf erfolgen.
Überprüfen Sie vor dem Öffnen des Waffelbehälters Folgendes:
Dies hilft, Transportschäden von Herstellungsfehlern zu unterscheiden.
Bestätigen:
Besonders wichtig wird die Rückverfolgbarkeit, wenn innerhalb derselben Fertigungscharge wiederholt Kantenschäden festgestellt werden.
Überprüfen Sie den gesamten Umfang auf:
Die Prüfbedingungen sollten standardisiert werden.
Die optische Vergrößerung kann dort eingesetzt werden, wo kleinere Fehler erkannt werden müssen.
Besonderes Augenmerk sollte auf Folgendes gelegt werden:
Der Kerbbereich verdient besondere Aufmerksamkeit, da sich die lokale Geometrie vom kreisförmigen Waferumfang unterscheidet.
Bei Bedarf messen:
SEMI M73 bietet eine Methode zum Extrahieren von Eigenschaften aus gemessenen Wafer-Kantenprofilen und spiegelt die zunehmende Bedeutung der quantitativen Kontrolle der Kantenform in der fortgeschrittenen Wafer-Verarbeitung wider.
Der Inspektionsbericht sollte auch die vereinbarten Wafer-Geometrie-Parameter enthalten, wie zum Beispiel:
Es sollte nicht automatisch davon ausgegangen werden, dass sich die Geometrie in der Nähe der Kante identisch mit dem zentralen Waferbereich verhält.
Überprüfen Sie abschließend die Beziehung zwischen der Abschrägung und der polierten Waferoberfläche.
Prüfen Sie auf:
Eine praktische Ausschreibung kann folgende Elemente enthalten:
| Parameter | Anzugebende Beispielinformationen |
|---|---|
| Material | 4H-SiC |
| Durchmesser | 200 mm |
| Leitfähigkeit | N-Typ / halbisolierend |
| Orientierung | Kundenanforderung |
| Außerhalb der Achse | Geben Sie Winkel und Richtung an |
| Dicke | Nennwert + Toleranz |
| Oberfläche | Si-Oberfläche poliert / DSP / Sonstiges |
| TTV | Maximal zulässig |
| Bogen | Maximal zulässig |
| Kette | Maximal zulässig |
| Kantenprofil | Lieferantenstandard oder vereinbarte Zeichnung |
| Kantenausschluss | Geben Sie den Messausschluss an |
| Absplittern | Maximale Größe und Menge |
| Risse | Definieren Sie erlaubt / nicht erlaubt |
| Faseninspektion | Visuell / optisch / dimensional |
| Oberflächenpartikel | Inspektionsschwelle definieren |
| Oberflächenrauheit | Messseite und Standort |
| Verpackung | Einzelwafer-/Kassetten-/Reinraumverpackung |
| Inspektionsbericht | Erforderlich |
| Rückverfolgbarkeit | Chargen- und Wafer-ID erforderlich |
Die genauen Akzeptanzwerte sollten zwischen Lieferant und Kunde vereinbart werden, da Geräteprozesse und Messsysteme unterschiedlich sind.
Vor dem Kauf von 200-mm-Substraten können sich Käufer fragen:
Diese Fragen sind oft nützlicher, als einfach nur einen generischen „Prime-Grade“-Wafer anzufordern.
Während die SiC-Herstellung in Richtung einer 200-mm-Produktion voranschreitet, wird die Qualität der Waferkanten zu einem wichtigen Bestandteil der Substratqualifizierung.
Die zentrale polierte Oberfläche mag die meiste Aufmerksamkeit erhalten, aber Fasengeometrie, Kantenausschluss, Abplatzungen und verborgene Schäden unter der Oberfläche können die Handhabungszuverlässigkeit, die epitaktische Verarbeitung, die Kontaminationskontrolle und die nutzbare Waferfläche beeinflussen.
Für Beschaffungsteams geht es darum, vage Anforderungen wie „gute Kantenqualität“ durch messbare Spezifikationen zu ersetzen.
Eine vollständige 200-mm-SiC-Wafer-Ausschreibung sollte daher Folgendes definieren:
Fasengeometrie + Kantenausschluss + Chipping-Kriterien + Rissakzeptanz + Inspektionsmethode + Wafergeometrie + Berichtsanforderungen.
Klare Kantenspezifikationen erleichtern es sowohl dem Waferlieferanten als auch dem Gerätehersteller, konsistente Eingangskontrollkriterien festzulegen und Streitigkeiten während der Produktionsqualifizierung zu reduzieren.
Unter Kantenausschluss versteht man den Randbereich zwischen der Waferkante und der Grenze des Bereichs, der für bestimmte Messungen oder Qualitätsbewertungen verwendet wird. Es sollte klar definiert werden, wenn Ebenheit, Defekte, Partikel oder epitaktische Gleichmäßigkeit angegeben werden.
Eine richtig kontrollierte Abschrägung reduziert die Spannungskonzentration an scharfen Kanten und hilft, Absplitterungen während der Handhabung zu begrenzen. Es kann sich auch auf das Verarbeitungsverhalten in der Nähe der Kante während der Epitaxie, Beschichtung, Reinigung und Lithographie auswirken.
Ja. Unter einer optisch glatten Oberfläche können Mikrorisse und Untergrundschäden verbleiben. Für anspruchsvolle Anwendungen können eine erweiterte Inspektion und geeignete Prozess- oder Messkontrollen erforderlich sein.