logo
Banner Banner

Blogdetails

Created with Pixso. Haus Created with Pixso. Blog Created with Pixso.

Qualifizierungsleitfaden für GaN-on-Si Epi-Wafer für Stromgeräte: Pufferleckage, Waferbogen, Rissdichte, Randentfernung und

Qualifizierungsleitfaden für GaN-on-Si Epi-Wafer für Stromgeräte: Pufferleckage, Waferbogen, Rissdichte, Randentfernung und

2026-09-24

Da sich die Siliziumkarbid-Herstellung hin zu größeren Waferdurchmessern bewegt, wird die Kantenqualität immer wichtiger. Für 200 mmSiC-WaferEs reicht nicht aus, nur Durchmesser, Dicke, TTV, Biegung, Krümmung und Oberflächenrauheit zu bewerten. Der Zustand des Waferumfangs kann sich direkt auf die Handhabungsstabilität, die Epitaxieverarbeitung, die Reinigung, die Lithographie, die Waferausdünnung und die Ausbeute nachgeschalteter Geräte auswirken.

Ein Wafer kann eine hervorragend polierte zentrale Oberfläche aufweisen, weist aber dennoch Kantensplitter, Mikrorisse oder Schäden unterhalb der Oberfläche rund um die Abschrägung auf. Diese Defekte können bei der späteren Verarbeitung zu Partikelquellen oder Ausgangspunkten für mechanische Fehler werden.

Aus diesem Grund sollten Käufer von 200-mm-SiC-Substraten die Abschrägungsgeometrie, den Kantenausschluss, Kantenabsplitterungsgrenzen und Anforderungen an die Kanteninspektion in die Waferspezifikation aufnehmen, anstatt die Kante als sekundäres Merkmal zu behandeln.

neueste Unternehmensnachrichten über Qualifizierungsleitfaden für GaN-on-Si Epi-Wafer für Stromgeräte: Pufferleckage, Waferbogen, Rissdichte, Randentfernung und  0

Warum die Kantenqualität bei 200 mm wichtiger wird

Mit zunehmendem Waferdurchmesser erhöht sich die Anzahl der pro Wafer prozessierbaren Bauelemente, es steigen aber auch die mechanischen und prozesstechnischen Anforderungen an das Substrat.

Ein 200-mm-SiC-Wafer muss mehrere automatisierte Systeme durchlaufen, darunter:

  • Waferkassetten und FOUP-kompatibles Handling
  • Roboter-Wafertransfer
  • Reinigungsgeräte
  • Epitaxiereaktoren
  • Inspektionssysteme
  • Ausrüstung zum Hinterschleifen und Ausdünnen
  • Lithographie- und Beschichtungsprozesse

Während dieser Vorgänge erfährt die Waferkante wiederholten mechanischen Kontakt und thermische Wechselwirkungen.

Daher können bereits relativ kleine Kantenfehler von Bedeutung sein.

Zu den typischen kantenbezogenen Risiken gehören:

  • Lokales Hacken
  • Radiale Mikrorisse
  • Abgeschrägte Kratzer
  • Scharfe Kantenübergänge
  • Risse unter der Oberfläche
  • Lose Partikel
  • Kantenverschmutzung
  • Unregelmäßige Kantengeometrie

Die Arbeit von SEMI an den Spezifikationen für polierte monokristalline SiC-Wafer umfasste insbesondere physikalische Eigenschaften wie Kantenform, Ebenheit, Ausrichtung und Defekte, da die Industrie auf 200-mm-Substrate umgestiegen ist.

1. Abschrägungsgeometrie

Der äußere Umfang eines Halbleiterwafers ist normalerweise geformt und nicht als scharfe 90-Grad-Ecke belassen.

Dieser geformte Bereich wird üblicherweise als Abschrägung, Kantenprofil oder Kantenkontur bezeichnet.

Der Zweck der Kantenformung besteht darin, die Konzentration mechanischer Spannungen zu reduzieren und den Wafer widerstandsfähiger gegen Absplitterungen bei der Handhabung und Verarbeitung zu machen.

Die SEMI-Methode zum Testen der Waferkantenkontur weist darauf hin, dass die Konturierung der Kante dazu beiträgt, Absplitterungen zu reduzieren und auch Probleme wie epitaktische Kantenkronen und Photoresist-Kantenwülste reduzieren kann.

Bei SiC-Wafern ist die Fasengeometrie besonders wichtig, da SiC extrem hart, aber bei mechanischer Bearbeitung vergleichsweise spröde ist.

Wichtige Abschrägungsparameter

In einer Wafer-Kaufspezifikation muss möglicherweise Folgendes definiert werden:

  • Fasenbreite
  • Kantenradius
  • Abschrägungswinkel
  • Übergang von vorne
  • Übergang von der Rückseite
  • Kantensymmetrie
  • Konsistenz des Kantenprofils
  • Kerbengeometrie
  • Abgeschrägte Oberfläche

Es gibt keine einzelne Fasengeometrie, die für jeden Prozess ideal ist.

Das geeignete Profil hängt von folgenden Faktoren ab:

  • Endgültige Waferdicke
  • Anforderungen an die Epitaxie
  • Chuck-Design
  • Methode zur Handhabung von Wafern
  • Geplantes Backgrinding
  • Ausschluss von Gerätekanten
  • Automatisierungskompatibilität

Aus diesem Grund sollten anspruchsvolle Käufer vermeiden, nur „Standardfase“ anzugeben.

Wenn die Kantengeometrie von entscheidender Bedeutung ist, sollte eine vereinbarte Kantenprofilzeichnung oder Prüfmethode in die Kaufspezifikation aufgenommen werden.

2. Kantenausschluss

Edge Exclusion (EE) definiert den Randbereich des Wafers, der von bestimmten Oberflächen- oder Geometrieanforderungen ausgeschlossen ist.

In der SEMI-Terminologie ist Kantenausschluss im Wesentlichen der Abstand zwischen der Grenze des Bereichs mit fester Qualität und dem nominalen Waferumfang.

Diese Unterscheidung ist wichtig, da sich die Wafereigenschaften häufig in Randnähe ändern.

Beispiele hierfür sind:

  • Lokale Dickenvariation
  • Abrollen der Oberfläche
  • Kantenpolierspuren
  • Partikelkonzentration
  • Variation der epitaktischen Dicke
  • Widersteht Ungleichmäßigkeiten der Beschichtung
  • Randwulst
  • Lokale Oberflächenfehler

Folglich sollte ein Käufer nicht einfach Folgendes angeben:

TTV ≤ X µm

Eine umfassendere Spezifikation sollte klarstellen, wo der TTV gemessen wird und welcher Kantenausschluss angewendet wird.

Das gleiche Prinzip gilt für:

  • Ebenheit
  • Bogen
  • Kette
  • Oberflächenrauheit
  • Partikelinspektion
  • Mängelinspektion
  • Gleichmäßigkeit der Epitaxiedicke

Die randnahe Geometrie ist so wichtig geworden, dass SEMI M67 spezielle Metriken wie ESFQR, ESFQD und ESBIR zur Bewertung der Wafergeometrie nahe dem Umfang definiert.

3. Kantenabplatzer

Kantenabsplitterungen gehören zu den sichtbarsten Defekten an Waferkanten.

Es kann auftreten während:

  • Kristallschneiden
  • Kantenschleifen
  • Läppen
  • Polieren
  • Reinigung
  • Wafertransport
  • Laden der Kassette
  • Hintergrundschleifen
  • Mechanische Handhabung

Ein Chip scheint zunächst nur ein kosmetischer Defekt zu sein, seine Bedeutung hängt jedoch von seiner Tiefe, Breite, Position und davon ab, ob sich ein Riss vom abgebrochenen Bereich aus erstreckt.

Bei Produktionswafern sollten Käufer daher Vorgaben vermeiden wie:

Keine ernsthaften Kantenabsplitterungen.

Diese Formulierung ist schwer objektiv zu überprüfen.

Eine bessere Ausschreibung sollte messbare Akzeptanzkriterien definieren, wie zum Beispiel:

  • Maximale Spanbreite
  • Maximale Spantiefe
  • Maximale Anzahl an Chips
  • Ob Späne in die polierte Oberfläche eindringen können
  • Ob radiale Risse zulässig sind
  • Inspektionsvergrößerung
  • Kritische versus unkritische Randbereiche

Warum kleine Chips wichtig sein können

Eine beschädigte Kante kann zu einem Spannungskonzentrationspunkt werden.

Bei anschließender thermischer oder mechanischer Belastung kann sich ein vorhandener Riss weiter in den Wafer hinein ausbreiten.

Besonders wichtig wird das Risiko bei:

  • Hochtemperaturepitaxie
  • Schnelle thermische Verarbeitung
  • Waferausdünnung
  • Würfeln
  • Wafer-Bonding
  • Automatisiertes Hochgeschwindigkeitshandling

Der sicherste Ansatz besteht daher darin, sowohl den sichtbaren Chip als auch die Möglichkeit damit verbundener Mikrorisse zu bewerten.

4. Untergrundschäden rund um die SiC-Kante

Eines der schwierigeren Qualitätsprobleme ist der Schaden unter der Oberfläche (SSD).

Eine Waferkante kann bei normaler Sichtprüfung glatt erscheinen, während beschädigtes Material unter der Oberfläche verbleibt.

Untersuchungen zur SiC-Bearbeitung haben gezeigt, dass das Schleifen zu Schadensbildern wie Spangruben und seitlichen oder mittleren Rissen unter der Oberfläche führen kann. Untersuchungen zu 4H-SiC haben auch gezeigt, dass Schleifen und Polieren nanoskalige Schäden unter der Oberfläche hinterlassen können, die durch gewöhnliche Messungen der Oberflächenrauheit nicht vollständig erfasst werden.

Mögliche Formen von SSD sind:

  • Mikrorisse
  • Mechanische Restspannung
  • Kristallgitterschaden
  • Luxationen
  • Lokal gebrochene Regionen

Was verursacht SSD?

Zu den wichtigen Variablen gehören:

  • Körnung der Schleifscheibe
  • Vorschubgeschwindigkeit
  • Schleifdruck
  • Radgeschwindigkeit
  • Tiefe des Materialabtrags
  • Kühlbedingungen
  • Poliervorgang
  • CMP-Entfernungstiefe

Durch gröbere oder aggressivere mechanische Bearbeitung entsteht in der Regel eine tiefere Schadensschicht, die anschließend entfernt oder reduziert werden muss.

Aus diesem Grund kann ein spiegelndes Erscheinungsbild allein nicht beweisen, dass die Waferkante über eine hervorragende mechanische Integrität verfügt.

5. Kantenqualität und epitaktische Verarbeitung

Die Kantenqualität ist besonders wichtig, wenn ein SiC-Substrat für das homoepitaktische Wachstum verwendet wird.

Eine schlechte Kantengeometrie kann zu Prozesskomplikationen in der Nähe des Waferumfangs führen, darunter:

  • Randkrone
  • Lokale epitaktische Dickenvariation
  • Partikelbildung
  • Ungleichmäßige Gasströmungseffekte
  • Ausbreitung von Kantenfehlern

Der Gerätehersteller kann absichtlich einen Teil des Waferumfangs von der nutzbaren Gerätefläche ausschließen, übermäßige Kantenschäden können sich jedoch über die geplante Ausschlusszone hinaus erstrecken.

Für ein epitaxiefähiges SiC-Substrat sollte die Ausschreibung daher die Beziehung zwischen Folgendem berücksichtigen:

physikalische Abschrägung → Kantenausschluss → nutzbare Fläche → epitaktischer Ausschluss → Geräteausbeute

anstatt diese Punkte unabhängig voneinander zu behandeln.

6. Eingangskontrolle für 200 mm SiC-Wafer

Bei hochwertigen 200-mm-SiC-Substraten sollte die Eingangskontrolle nach einem strukturierten Ablauf erfolgen.

Schritt 1: Verpackungsinspektion

Überprüfen Sie vor dem Öffnen des Waffelbehälters Folgendes:

  • Zustand des Versandkartons
  • Schock- oder Aufprallzeichen
  • Feuchtigkeitsschutz
  • Zustand der Kassette oder Waferbox
  • Waferbewegung innerhalb des Trägers

Dies hilft, Transportschäden von Herstellungsfehlern zu unterscheiden.

Schritt 2: Wafer-Identifizierung

Bestätigen:

  • Durchmesser
  • Dicke
  • Leitfähigkeitstyp
  • Kristallorientierung
  • Off-Axis-Winkel
  • Si-Fläche / C-Fläche
  • Losnummer
  • Wafer-ID

Besonders wichtig wird die Rückverfolgbarkeit, wenn innerhalb derselben Fertigungscharge wiederholt Kantenschäden festgestellt werden.

Schritt 3: Visuelle Kanteninspektion

Überprüfen Sie den gesamten Umfang auf:

  • Chips
  • Risse
  • Kratzer
  • Flecken
  • Rückstände
  • Randpartikel
  • Abnormale Fasengeometrie

Die Prüfbedingungen sollten standardisiert werden.

Schritt 4: Vergrößerte Kanteninspektion

Die optische Vergrößerung kann dort eingesetzt werden, wo kleinere Fehler erkannt werden müssen.

Besonderes Augenmerk sollte auf Folgendes gelegt werden:

  • Chipgrenzen
  • Radiale Risse
  • Kerbbereich
  • Übergang von der Vorderseite zur Abschrägung
  • Übergang zur hinteren Abschrägung

Der Kerbbereich verdient besondere Aufmerksamkeit, da sich die lokale Geometrie vom kreisförmigen Waferumfang unterscheidet.

Schritt 5: Kantenprofilmessung

Bei Bedarf messen:

  • Abschrägungsgeometrie
  • Kantenkontur
  • Kantensymmetrie
  • Kantenabrollung
  • Übergangsgeometrie

SEMI M73 bietet eine Methode zum Extrahieren von Eigenschaften aus gemessenen Wafer-Kantenprofilen und spiegelt die zunehmende Bedeutung der quantitativen Kontrolle der Kantenform in der fortgeschrittenen Wafer-Verarbeitung wider.

Schritt 6: Geometrieprüfung

Der Inspektionsbericht sollte auch die vereinbarten Wafer-Geometrie-Parameter enthalten, wie zum Beispiel:

  • Dicke
  • TTV
  • Bogen
  • Kette
  • Globale Flachheit
  • Ebenheit im Randbereich

Es sollte nicht automatisch davon ausgegangen werden, dass sich die Geometrie in der Nähe der Kante identisch mit dem zentralen Waferbereich verhält.

Schritt 7: Oberflächen- und Partikelinspektion

Überprüfen Sie abschließend die Beziehung zwischen der Abschrägung und der polierten Waferoberfläche.

Prüfen Sie auf:

  • Durch Kantenschäden freigesetzte Partikel
  • Polierrückstände
  • Kantenverschmutzung
  • Kratzer, die in den aktiven Bereich gelangen
  • Oberflächenfehler, die in Randnähe entstehen

7. Empfohlene RFQ-Artikel für 200-mm-SiC-Wafer

Eine praktische Ausschreibung kann folgende Elemente enthalten:

Parameter Anzugebende Beispielinformationen
Material 4H-SiC
Durchmesser 200 mm
Leitfähigkeit N-Typ / halbisolierend
Orientierung Kundenanforderung
Außerhalb der Achse Geben Sie Winkel und Richtung an
Dicke Nennwert + Toleranz
Oberfläche Si-Oberfläche poliert / DSP / Sonstiges
TTV Maximal zulässig
Bogen Maximal zulässig
Kette Maximal zulässig
Kantenprofil Lieferantenstandard oder vereinbarte Zeichnung
Kantenausschluss Geben Sie den Messausschluss an
Absplittern Maximale Größe und Menge
Risse Definieren Sie erlaubt / nicht erlaubt
Faseninspektion Visuell / optisch / dimensional
Oberflächenpartikel Inspektionsschwelle definieren
Oberflächenrauheit Messseite und Standort
Verpackung Einzelwafer-/Kassetten-/Reinraumverpackung
Inspektionsbericht Erforderlich
Rückverfolgbarkeit Chargen- und Wafer-ID erforderlich

Die genauen Akzeptanzwerte sollten zwischen Lieferant und Kunde vereinbart werden, da Geräteprozesse und Messsysteme unterschiedlich sind.

8. Fragen an einen SiC-Wafer-Lieferanten

Vor dem Kauf von 200-mm-Substraten können sich Käufer fragen:

  1. Welche Fasengeometrie wird für den 200-mm-Wafer verwendet?
  2. Können Sie eine Kantenprofilzeichnung bereitstellen?
  3. Welcher Kantenausschluss wird für die TTV- und Oberflächeninspektion verwendet?
  4. Wie wird Kantenabplatzung gemessen?
  5. Gehören radiale Kantenrisse zu den Ablehnungskriterien?
  6. Welche Inspektionsvergrößerung wird verwendet?
  7. Wird die Kerbe separat geprüft?
  8. Können kantennahe Geometriedaten bereitgestellt werden?
  9. Wird zu jeder Charge ein Inspektionsbericht mitgeliefert?
  10. Können benutzerdefinierte Kantenspezifikationen unterstützt werden?

Diese Fragen sind oft nützlicher, als einfach nur einen generischen „Prime-Grade“-Wafer anzufordern.

Abschluss

Während die SiC-Herstellung in Richtung einer 200-mm-Produktion voranschreitet, wird die Qualität der Waferkanten zu einem wichtigen Bestandteil der Substratqualifizierung.

Die zentrale polierte Oberfläche mag die meiste Aufmerksamkeit erhalten, aber Fasengeometrie, Kantenausschluss, Abplatzungen und verborgene Schäden unter der Oberfläche können die Handhabungszuverlässigkeit, die epitaktische Verarbeitung, die Kontaminationskontrolle und die nutzbare Waferfläche beeinflussen.

Für Beschaffungsteams geht es darum, vage Anforderungen wie „gute Kantenqualität“ durch messbare Spezifikationen zu ersetzen.

Eine vollständige 200-mm-SiC-Wafer-Ausschreibung sollte daher Folgendes definieren:

Fasengeometrie + Kantenausschluss + Chipping-Kriterien + Rissakzeptanz + Inspektionsmethode + Wafergeometrie + Berichtsanforderungen.

Klare Kantenspezifikationen erleichtern es sowohl dem Waferlieferanten als auch dem Gerätehersteller, konsistente Eingangskontrollkriterien festzulegen und Streitigkeiten während der Produktionsqualifizierung zu reduzieren.

FAQ

Was ist Kantenausschluss auf einem SiC-Wafer?

Unter Kantenausschluss versteht man den Randbereich zwischen der Waferkante und der Grenze des Bereichs, der für bestimmte Messungen oder Qualitätsbewertungen verwendet wird. Es sollte klar definiert werden, wenn Ebenheit, Defekte, Partikel oder epitaktische Gleichmäßigkeit angegeben werden.

Warum ist die Fasengeometrie für 200-mm-SiC-Wafer wichtig?

Eine richtig kontrollierte Abschrägung reduziert die Spannungskonzentration an scharfen Kanten und hilft, Absplitterungen während der Handhabung zu begrenzen. Es kann sich auch auf das Verarbeitungsverhalten in der Nähe der Kante während der Epitaxie, Beschichtung, Reinigung und Lithographie auswirken.

Kann ein SiC-Wafer die visuelle Prüfung bestehen, aber dennoch Kantenschäden aufweisen?

Ja. Unter einer optisch glatten Oberfläche können Mikrorisse und Untergrundschäden verbleiben. Für anspruchsvolle Anwendungen können eine erweiterte Inspektion und geeignete Prozess- oder Messkontrollen erforderlich sein.

Banner
Blogdetails
Created with Pixso. Haus Created with Pixso. Blog Created with Pixso.

Qualifizierungsleitfaden für GaN-on-Si Epi-Wafer für Stromgeräte: Pufferleckage, Waferbogen, Rissdichte, Randentfernung und

Qualifizierungsleitfaden für GaN-on-Si Epi-Wafer für Stromgeräte: Pufferleckage, Waferbogen, Rissdichte, Randentfernung und

Da sich die Siliziumkarbid-Herstellung hin zu größeren Waferdurchmessern bewegt, wird die Kantenqualität immer wichtiger. Für 200 mmSiC-WaferEs reicht nicht aus, nur Durchmesser, Dicke, TTV, Biegung, Krümmung und Oberflächenrauheit zu bewerten. Der Zustand des Waferumfangs kann sich direkt auf die Handhabungsstabilität, die Epitaxieverarbeitung, die Reinigung, die Lithographie, die Waferausdünnung und die Ausbeute nachgeschalteter Geräte auswirken.

Ein Wafer kann eine hervorragend polierte zentrale Oberfläche aufweisen, weist aber dennoch Kantensplitter, Mikrorisse oder Schäden unterhalb der Oberfläche rund um die Abschrägung auf. Diese Defekte können bei der späteren Verarbeitung zu Partikelquellen oder Ausgangspunkten für mechanische Fehler werden.

Aus diesem Grund sollten Käufer von 200-mm-SiC-Substraten die Abschrägungsgeometrie, den Kantenausschluss, Kantenabsplitterungsgrenzen und Anforderungen an die Kanteninspektion in die Waferspezifikation aufnehmen, anstatt die Kante als sekundäres Merkmal zu behandeln.

neueste Unternehmensnachrichten über Qualifizierungsleitfaden für GaN-on-Si Epi-Wafer für Stromgeräte: Pufferleckage, Waferbogen, Rissdichte, Randentfernung und  0

Warum die Kantenqualität bei 200 mm wichtiger wird

Mit zunehmendem Waferdurchmesser erhöht sich die Anzahl der pro Wafer prozessierbaren Bauelemente, es steigen aber auch die mechanischen und prozesstechnischen Anforderungen an das Substrat.

Ein 200-mm-SiC-Wafer muss mehrere automatisierte Systeme durchlaufen, darunter:

  • Waferkassetten und FOUP-kompatibles Handling
  • Roboter-Wafertransfer
  • Reinigungsgeräte
  • Epitaxiereaktoren
  • Inspektionssysteme
  • Ausrüstung zum Hinterschleifen und Ausdünnen
  • Lithographie- und Beschichtungsprozesse

Während dieser Vorgänge erfährt die Waferkante wiederholten mechanischen Kontakt und thermische Wechselwirkungen.

Daher können bereits relativ kleine Kantenfehler von Bedeutung sein.

Zu den typischen kantenbezogenen Risiken gehören:

  • Lokales Hacken
  • Radiale Mikrorisse
  • Abgeschrägte Kratzer
  • Scharfe Kantenübergänge
  • Risse unter der Oberfläche
  • Lose Partikel
  • Kantenverschmutzung
  • Unregelmäßige Kantengeometrie

Die Arbeit von SEMI an den Spezifikationen für polierte monokristalline SiC-Wafer umfasste insbesondere physikalische Eigenschaften wie Kantenform, Ebenheit, Ausrichtung und Defekte, da die Industrie auf 200-mm-Substrate umgestiegen ist.

1. Abschrägungsgeometrie

Der äußere Umfang eines Halbleiterwafers ist normalerweise geformt und nicht als scharfe 90-Grad-Ecke belassen.

Dieser geformte Bereich wird üblicherweise als Abschrägung, Kantenprofil oder Kantenkontur bezeichnet.

Der Zweck der Kantenformung besteht darin, die Konzentration mechanischer Spannungen zu reduzieren und den Wafer widerstandsfähiger gegen Absplitterungen bei der Handhabung und Verarbeitung zu machen.

Die SEMI-Methode zum Testen der Waferkantenkontur weist darauf hin, dass die Konturierung der Kante dazu beiträgt, Absplitterungen zu reduzieren und auch Probleme wie epitaktische Kantenkronen und Photoresist-Kantenwülste reduzieren kann.

Bei SiC-Wafern ist die Fasengeometrie besonders wichtig, da SiC extrem hart, aber bei mechanischer Bearbeitung vergleichsweise spröde ist.

Wichtige Abschrägungsparameter

In einer Wafer-Kaufspezifikation muss möglicherweise Folgendes definiert werden:

  • Fasenbreite
  • Kantenradius
  • Abschrägungswinkel
  • Übergang von vorne
  • Übergang von der Rückseite
  • Kantensymmetrie
  • Konsistenz des Kantenprofils
  • Kerbengeometrie
  • Abgeschrägte Oberfläche

Es gibt keine einzelne Fasengeometrie, die für jeden Prozess ideal ist.

Das geeignete Profil hängt von folgenden Faktoren ab:

  • Endgültige Waferdicke
  • Anforderungen an die Epitaxie
  • Chuck-Design
  • Methode zur Handhabung von Wafern
  • Geplantes Backgrinding
  • Ausschluss von Gerätekanten
  • Automatisierungskompatibilität

Aus diesem Grund sollten anspruchsvolle Käufer vermeiden, nur „Standardfase“ anzugeben.

Wenn die Kantengeometrie von entscheidender Bedeutung ist, sollte eine vereinbarte Kantenprofilzeichnung oder Prüfmethode in die Kaufspezifikation aufgenommen werden.

2. Kantenausschluss

Edge Exclusion (EE) definiert den Randbereich des Wafers, der von bestimmten Oberflächen- oder Geometrieanforderungen ausgeschlossen ist.

In der SEMI-Terminologie ist Kantenausschluss im Wesentlichen der Abstand zwischen der Grenze des Bereichs mit fester Qualität und dem nominalen Waferumfang.

Diese Unterscheidung ist wichtig, da sich die Wafereigenschaften häufig in Randnähe ändern.

Beispiele hierfür sind:

  • Lokale Dickenvariation
  • Abrollen der Oberfläche
  • Kantenpolierspuren
  • Partikelkonzentration
  • Variation der epitaktischen Dicke
  • Widersteht Ungleichmäßigkeiten der Beschichtung
  • Randwulst
  • Lokale Oberflächenfehler

Folglich sollte ein Käufer nicht einfach Folgendes angeben:

TTV ≤ X µm

Eine umfassendere Spezifikation sollte klarstellen, wo der TTV gemessen wird und welcher Kantenausschluss angewendet wird.

Das gleiche Prinzip gilt für:

  • Ebenheit
  • Bogen
  • Kette
  • Oberflächenrauheit
  • Partikelinspektion
  • Mängelinspektion
  • Gleichmäßigkeit der Epitaxiedicke

Die randnahe Geometrie ist so wichtig geworden, dass SEMI M67 spezielle Metriken wie ESFQR, ESFQD und ESBIR zur Bewertung der Wafergeometrie nahe dem Umfang definiert.

3. Kantenabplatzer

Kantenabsplitterungen gehören zu den sichtbarsten Defekten an Waferkanten.

Es kann auftreten während:

  • Kristallschneiden
  • Kantenschleifen
  • Läppen
  • Polieren
  • Reinigung
  • Wafertransport
  • Laden der Kassette
  • Hintergrundschleifen
  • Mechanische Handhabung

Ein Chip scheint zunächst nur ein kosmetischer Defekt zu sein, seine Bedeutung hängt jedoch von seiner Tiefe, Breite, Position und davon ab, ob sich ein Riss vom abgebrochenen Bereich aus erstreckt.

Bei Produktionswafern sollten Käufer daher Vorgaben vermeiden wie:

Keine ernsthaften Kantenabsplitterungen.

Diese Formulierung ist schwer objektiv zu überprüfen.

Eine bessere Ausschreibung sollte messbare Akzeptanzkriterien definieren, wie zum Beispiel:

  • Maximale Spanbreite
  • Maximale Spantiefe
  • Maximale Anzahl an Chips
  • Ob Späne in die polierte Oberfläche eindringen können
  • Ob radiale Risse zulässig sind
  • Inspektionsvergrößerung
  • Kritische versus unkritische Randbereiche

Warum kleine Chips wichtig sein können

Eine beschädigte Kante kann zu einem Spannungskonzentrationspunkt werden.

Bei anschließender thermischer oder mechanischer Belastung kann sich ein vorhandener Riss weiter in den Wafer hinein ausbreiten.

Besonders wichtig wird das Risiko bei:

  • Hochtemperaturepitaxie
  • Schnelle thermische Verarbeitung
  • Waferausdünnung
  • Würfeln
  • Wafer-Bonding
  • Automatisiertes Hochgeschwindigkeitshandling

Der sicherste Ansatz besteht daher darin, sowohl den sichtbaren Chip als auch die Möglichkeit damit verbundener Mikrorisse zu bewerten.

4. Untergrundschäden rund um die SiC-Kante

Eines der schwierigeren Qualitätsprobleme ist der Schaden unter der Oberfläche (SSD).

Eine Waferkante kann bei normaler Sichtprüfung glatt erscheinen, während beschädigtes Material unter der Oberfläche verbleibt.

Untersuchungen zur SiC-Bearbeitung haben gezeigt, dass das Schleifen zu Schadensbildern wie Spangruben und seitlichen oder mittleren Rissen unter der Oberfläche führen kann. Untersuchungen zu 4H-SiC haben auch gezeigt, dass Schleifen und Polieren nanoskalige Schäden unter der Oberfläche hinterlassen können, die durch gewöhnliche Messungen der Oberflächenrauheit nicht vollständig erfasst werden.

Mögliche Formen von SSD sind:

  • Mikrorisse
  • Mechanische Restspannung
  • Kristallgitterschaden
  • Luxationen
  • Lokal gebrochene Regionen

Was verursacht SSD?

Zu den wichtigen Variablen gehören:

  • Körnung der Schleifscheibe
  • Vorschubgeschwindigkeit
  • Schleifdruck
  • Radgeschwindigkeit
  • Tiefe des Materialabtrags
  • Kühlbedingungen
  • Poliervorgang
  • CMP-Entfernungstiefe

Durch gröbere oder aggressivere mechanische Bearbeitung entsteht in der Regel eine tiefere Schadensschicht, die anschließend entfernt oder reduziert werden muss.

Aus diesem Grund kann ein spiegelndes Erscheinungsbild allein nicht beweisen, dass die Waferkante über eine hervorragende mechanische Integrität verfügt.

5. Kantenqualität und epitaktische Verarbeitung

Die Kantenqualität ist besonders wichtig, wenn ein SiC-Substrat für das homoepitaktische Wachstum verwendet wird.

Eine schlechte Kantengeometrie kann zu Prozesskomplikationen in der Nähe des Waferumfangs führen, darunter:

  • Randkrone
  • Lokale epitaktische Dickenvariation
  • Partikelbildung
  • Ungleichmäßige Gasströmungseffekte
  • Ausbreitung von Kantenfehlern

Der Gerätehersteller kann absichtlich einen Teil des Waferumfangs von der nutzbaren Gerätefläche ausschließen, übermäßige Kantenschäden können sich jedoch über die geplante Ausschlusszone hinaus erstrecken.

Für ein epitaxiefähiges SiC-Substrat sollte die Ausschreibung daher die Beziehung zwischen Folgendem berücksichtigen:

physikalische Abschrägung → Kantenausschluss → nutzbare Fläche → epitaktischer Ausschluss → Geräteausbeute

anstatt diese Punkte unabhängig voneinander zu behandeln.

6. Eingangskontrolle für 200 mm SiC-Wafer

Bei hochwertigen 200-mm-SiC-Substraten sollte die Eingangskontrolle nach einem strukturierten Ablauf erfolgen.

Schritt 1: Verpackungsinspektion

Überprüfen Sie vor dem Öffnen des Waffelbehälters Folgendes:

  • Zustand des Versandkartons
  • Schock- oder Aufprallzeichen
  • Feuchtigkeitsschutz
  • Zustand der Kassette oder Waferbox
  • Waferbewegung innerhalb des Trägers

Dies hilft, Transportschäden von Herstellungsfehlern zu unterscheiden.

Schritt 2: Wafer-Identifizierung

Bestätigen:

  • Durchmesser
  • Dicke
  • Leitfähigkeitstyp
  • Kristallorientierung
  • Off-Axis-Winkel
  • Si-Fläche / C-Fläche
  • Losnummer
  • Wafer-ID

Besonders wichtig wird die Rückverfolgbarkeit, wenn innerhalb derselben Fertigungscharge wiederholt Kantenschäden festgestellt werden.

Schritt 3: Visuelle Kanteninspektion

Überprüfen Sie den gesamten Umfang auf:

  • Chips
  • Risse
  • Kratzer
  • Flecken
  • Rückstände
  • Randpartikel
  • Abnormale Fasengeometrie

Die Prüfbedingungen sollten standardisiert werden.

Schritt 4: Vergrößerte Kanteninspektion

Die optische Vergrößerung kann dort eingesetzt werden, wo kleinere Fehler erkannt werden müssen.

Besonderes Augenmerk sollte auf Folgendes gelegt werden:

  • Chipgrenzen
  • Radiale Risse
  • Kerbbereich
  • Übergang von der Vorderseite zur Abschrägung
  • Übergang zur hinteren Abschrägung

Der Kerbbereich verdient besondere Aufmerksamkeit, da sich die lokale Geometrie vom kreisförmigen Waferumfang unterscheidet.

Schritt 5: Kantenprofilmessung

Bei Bedarf messen:

  • Abschrägungsgeometrie
  • Kantenkontur
  • Kantensymmetrie
  • Kantenabrollung
  • Übergangsgeometrie

SEMI M73 bietet eine Methode zum Extrahieren von Eigenschaften aus gemessenen Wafer-Kantenprofilen und spiegelt die zunehmende Bedeutung der quantitativen Kontrolle der Kantenform in der fortgeschrittenen Wafer-Verarbeitung wider.

Schritt 6: Geometrieprüfung

Der Inspektionsbericht sollte auch die vereinbarten Wafer-Geometrie-Parameter enthalten, wie zum Beispiel:

  • Dicke
  • TTV
  • Bogen
  • Kette
  • Globale Flachheit
  • Ebenheit im Randbereich

Es sollte nicht automatisch davon ausgegangen werden, dass sich die Geometrie in der Nähe der Kante identisch mit dem zentralen Waferbereich verhält.

Schritt 7: Oberflächen- und Partikelinspektion

Überprüfen Sie abschließend die Beziehung zwischen der Abschrägung und der polierten Waferoberfläche.

Prüfen Sie auf:

  • Durch Kantenschäden freigesetzte Partikel
  • Polierrückstände
  • Kantenverschmutzung
  • Kratzer, die in den aktiven Bereich gelangen
  • Oberflächenfehler, die in Randnähe entstehen

7. Empfohlene RFQ-Artikel für 200-mm-SiC-Wafer

Eine praktische Ausschreibung kann folgende Elemente enthalten:

Parameter Anzugebende Beispielinformationen
Material 4H-SiC
Durchmesser 200 mm
Leitfähigkeit N-Typ / halbisolierend
Orientierung Kundenanforderung
Außerhalb der Achse Geben Sie Winkel und Richtung an
Dicke Nennwert + Toleranz
Oberfläche Si-Oberfläche poliert / DSP / Sonstiges
TTV Maximal zulässig
Bogen Maximal zulässig
Kette Maximal zulässig
Kantenprofil Lieferantenstandard oder vereinbarte Zeichnung
Kantenausschluss Geben Sie den Messausschluss an
Absplittern Maximale Größe und Menge
Risse Definieren Sie erlaubt / nicht erlaubt
Faseninspektion Visuell / optisch / dimensional
Oberflächenpartikel Inspektionsschwelle definieren
Oberflächenrauheit Messseite und Standort
Verpackung Einzelwafer-/Kassetten-/Reinraumverpackung
Inspektionsbericht Erforderlich
Rückverfolgbarkeit Chargen- und Wafer-ID erforderlich

Die genauen Akzeptanzwerte sollten zwischen Lieferant und Kunde vereinbart werden, da Geräteprozesse und Messsysteme unterschiedlich sind.

8. Fragen an einen SiC-Wafer-Lieferanten

Vor dem Kauf von 200-mm-Substraten können sich Käufer fragen:

  1. Welche Fasengeometrie wird für den 200-mm-Wafer verwendet?
  2. Können Sie eine Kantenprofilzeichnung bereitstellen?
  3. Welcher Kantenausschluss wird für die TTV- und Oberflächeninspektion verwendet?
  4. Wie wird Kantenabplatzung gemessen?
  5. Gehören radiale Kantenrisse zu den Ablehnungskriterien?
  6. Welche Inspektionsvergrößerung wird verwendet?
  7. Wird die Kerbe separat geprüft?
  8. Können kantennahe Geometriedaten bereitgestellt werden?
  9. Wird zu jeder Charge ein Inspektionsbericht mitgeliefert?
  10. Können benutzerdefinierte Kantenspezifikationen unterstützt werden?

Diese Fragen sind oft nützlicher, als einfach nur einen generischen „Prime-Grade“-Wafer anzufordern.

Abschluss

Während die SiC-Herstellung in Richtung einer 200-mm-Produktion voranschreitet, wird die Qualität der Waferkanten zu einem wichtigen Bestandteil der Substratqualifizierung.

Die zentrale polierte Oberfläche mag die meiste Aufmerksamkeit erhalten, aber Fasengeometrie, Kantenausschluss, Abplatzungen und verborgene Schäden unter der Oberfläche können die Handhabungszuverlässigkeit, die epitaktische Verarbeitung, die Kontaminationskontrolle und die nutzbare Waferfläche beeinflussen.

Für Beschaffungsteams geht es darum, vage Anforderungen wie „gute Kantenqualität“ durch messbare Spezifikationen zu ersetzen.

Eine vollständige 200-mm-SiC-Wafer-Ausschreibung sollte daher Folgendes definieren:

Fasengeometrie + Kantenausschluss + Chipping-Kriterien + Rissakzeptanz + Inspektionsmethode + Wafergeometrie + Berichtsanforderungen.

Klare Kantenspezifikationen erleichtern es sowohl dem Waferlieferanten als auch dem Gerätehersteller, konsistente Eingangskontrollkriterien festzulegen und Streitigkeiten während der Produktionsqualifizierung zu reduzieren.

FAQ

Was ist Kantenausschluss auf einem SiC-Wafer?

Unter Kantenausschluss versteht man den Randbereich zwischen der Waferkante und der Grenze des Bereichs, der für bestimmte Messungen oder Qualitätsbewertungen verwendet wird. Es sollte klar definiert werden, wenn Ebenheit, Defekte, Partikel oder epitaktische Gleichmäßigkeit angegeben werden.

Warum ist die Fasengeometrie für 200-mm-SiC-Wafer wichtig?

Eine richtig kontrollierte Abschrägung reduziert die Spannungskonzentration an scharfen Kanten und hilft, Absplitterungen während der Handhabung zu begrenzen. Es kann sich auch auf das Verarbeitungsverhalten in der Nähe der Kante während der Epitaxie, Beschichtung, Reinigung und Lithographie auswirken.

Kann ein SiC-Wafer die visuelle Prüfung bestehen, aber dennoch Kantenschäden aufweisen?

Ja. Unter einer optisch glatten Oberfläche können Mikrorisse und Untergrundschäden verbleiben. Für anspruchsvolle Anwendungen können eine erweiterte Inspektion und geeignete Prozess- oder Messkontrollen erforderlich sein.